고장 전류의 DC 오프셋 설명

소개

대부분의 엔지니어링 교과서에서 고장 전류 계산은 깨끗하고 대칭적인 사인파로 시작합니다. 실제 고장 전류는 그렇지 않습니다. 전력 시스템에서 고장이 발생하는 순간 전류 파형은 거의 대칭이 아니며, 이러한 비대칭은 보호 계전기가 응답할 시간을 갖기 훨씬 전에 변압기 코어를 첫 번째 반주기 내에 포화 상태로 만들 수 있는 숨겨진 에너지 성분을 전달합니다.

정답은 간단합니다: 고장 전류의 DC 오프셋은 시스템이 유도 회로의 전류를 고장 전 값에서 새로운 정상 상태 고장 수준으로 순간적으로 변경할 수 없기 때문에 발생하는 대칭 AC 고장 전류에 중첩된 감쇠 단방향 구성 요소이며, 이 과도 구성 요소로 인해 CT 코어의 피크 자속 수요가 대칭 고장 값보다 2배에서 10배까지 크게 증폭되는 경우가 종종 있습니다.

유럽, 중동 및 동남아시아의 산업 변전소 보호 엔지니어들과 함께 일하면서 동일한 맹점이 반복적으로 나타났는데, 고장 수준 연구는 대칭 단락 전류를 정확하게 계산하지만 DC 오프셋 승수는 계산된 엔지니어링 입력이 아닌 체크박스로 적용된다는 점입니다. 그 결과 서류상으로는 올바르게 보이지만 실제 비대칭 고장이 발생하면 현장에서 실패하는 CT 사양이 생성됩니다. 이 문서에서는 이러한 격차를 줄이기 위한 완전한 물리학, 실제 계산 및 CT 선택 프레임워크를 제공합니다. 🔍

목차

• 고장 전류의 DC 오프셋이란 무엇이며 어디에서 발생하나요?
• DC 오프셋은 CT 코어의 피크 플럭스 수요를 어떻게 증가시키나요?
• DC 오프셋 심각도를 계산하고 그에 따라 CT를 선택하려면 어떻게 해야 하나요?
• DC 오프셋 포화 위험을 줄이는 설치 및 유지 관리 관행은 무엇입니까?
• 고장 전류의 DC 오프셋에 대한 FAQ

고장 전류의 DC 오프셋이란 무엇이며 어디에서 발생하나요?

DC 오프셋을 이해하려면 다음과 같은 기본 속성부터 시작해야 합니다. 유도 회로¹: 인덕턴스를 통과하는 전류는 순간적으로 변할 수 없습니다. 이 하나의 물리적 제약이 모든 것의 기원입니다. 비대칭 결함² 전력 시스템에서 과도현상을 이해하고 이를 이해하면 CT 사양에 대한 생각이 완전히 달라집니다. ⚙️

결함 발생의 물리학

고장이 발생하면 회로가 고장 전 상태에서 새로운 정상 상태 고장 조건으로 전환됩니다. 순수 유도성 시스템에서 정상 상태 고장 전류는 대칭형 AC 사인파입니다. 그러나 고장 발생 순간의 실제 전류는 고장 전 전류와 같아야 하며 불연속적으로 점프할 수 없습니다.

따라서 총 고장 전류는 두 가지 구성 요소의 합입니다:

$i(t) = i_{AC}(t) + i_{DC}(t)$

Where:

• $i_{AC}(t)$ 대칭 AC 고장 전류 구성 요소 = = $I_{피크} \times \sin(\omega t + \phi - \theta)$
• $i_{DC}(t)$ = 감쇠 DC 오프셋 구성 요소 = $-I_{피크} \times \sin(\phi - \theta) \times e^{-t/\tau}$

그리고:

• $\phi$ = 고장 발생 시 전압 위상 각도
• $\세타$ = 시스템 임피던스 각도 $(\아르탄 X/R)$
• $\타우$ = DC 시간 상수 = $L/R = \frac{X/R}{\omega}$

결함 발생 각도의 역할

DC 오프셋의 크기는 전적으로 다음과 같이 결정됩니다. 고장 발생 시점의 전압 위상 각도:

결함 발생 각도 $(\phi - \theta)$	DC 오프셋 크기	비대칭 조건
90°	제로	완전 대칭 결함 - DC 오프셋 없음
45°	$0.707 \times I_{peak}$	부분 비대칭
0°	$I_{peak}$ (최대)	완전 비대칭 결함 - 최악의 경우

최악의 시나리오인 최대 DC 오프셋은 장애가 다음 위치에서 시작될 때 발생합니다. 전압 제로 크로싱 고도로 유도적인 시스템에서 ( $\phi - \theta \약 0^\circ$). 이것은 드문 에지 케이스가 아닙니다. 고전압 전송 시스템에서 X/R 비율³ 20 이상이면 임피던스 각도 $\theta$가 90°에 가까워지고 최대에 가까운 DC 오프셋이 발생할 확률이 높아집니다.

DC 시간 상수 및 감쇠율

DC 구성 요소는 무한정 지속되는 것이 아니라 시간 상수에 따라 기하급수적으로 감소합니다. $\타우 = L/R$. 실제 전력 시스템 측면에서:

• 배포 시스템(X/R = 5-10): $\타우 \약 16-32$ ms $\오른쪽 화살표$ DC 오프셋은 3~5주기 이내에 감소합니다.
• 서브 전송 시스템(X/R = 10-20): $\타우 \약 32-64$ ms $\오른쪽 화살표$ DC 오프셋은 5~10주기 동안 지속됩니다.
• 전송 시스템(X/R = 20-50): $\타우 \약 64-160$ ms $\오른쪽 화살표$ DC 오프셋은 10-25주기 동안 지속될 수 있습니다.

이 붕괴 타임라인은 매우 중요합니다: 고속 보호는 처음 1-3주기 내에 작동해야 합니다. - DC 오프셋이 최대 값 또는 그 근처에 있고 CT 포화 위험이 가장 높을 때 정확하게 표시됩니다.

DC 오프셋 심각도를 관리하는 주요 파라미터

매개변수	기호	DC 오프셋에 미치는 영향	일반적인 범위
X/R 비율	$X/R$	더 높음 $X/R$ $\오른쪽 화살표$ 더 큰 $\타우$ $\오른쪽 화살표$ 더 느린 붕괴	5 - 50
DC 시간 상수	$\타우$ (ms)	더 길게 $\타우$ $\오른쪽 화살표$ DC가 더 오래 지속됨	16 - 160ms
결함 발생 각도	$\phi - \theta$	0°에 가까워짐 $\오른쪽 화살표$ 더 큰 초기 DC	0° - 90°
대칭 결함 전류	$I_{sc}$	더 높음 $I_{sc}$ $\오른쪽 화살표$ 더 큰 절대 DC 크기	시스템 종속적

DC 오프셋은 CT 코어의 피크 플럭스 수요를 어떻게 증가시키나요?

이것은 대부분의 CT 사양 가이드에서 건너뛰는 부분으로, 1차 고장 전류의 DC 오프셋과 CT 코어의 자속 축적 사이의 직접적인 정량적 연결 고리입니다. 이 메커니즘을 이해하는 것은 CT를 올바르게 지정하는 엔지니어와 보호 실패 후 문제를 발견하는 엔지니어를 구분하는 요소입니다. 🔬

1차 전류에서 코어 플럭스까지

CT 코어 자속은 인가된 2차 전압의 시간 적분으로, 1차 전류에 비례합니다. 대칭 AC 구성 요소의 경우 플럭스는 0을 중심으로 대칭적으로 진동하며 양수 및 음수 반주기가 상쇄되고 피크 플럭스는 경계선을 유지합니다.

DC 오프셋 구성 요소는 근본적으로 다르게 작동합니다. 단방향이기 때문에 플럭스 기여도 단조롭게 누적됩니다. - 를 누르면 취소 없이 한 방향으로 코어 플럭스에 추가됩니다. 모든 순간의 총 코어 플럭스는 다음과 같습니다:

$\Pi(t) = \Phi_{AC}(t) + \Phi_{DC}(t) + \Phi_{residual}$

어디 $\Phi_{DC}(t)$ 는 고장 발생 시 0에서 증가하여 피크에 도달한 후 DC 구성 요소 자체가 붕괴하면서 감소합니다. 피크 총 플럭스 수요는 다음 시점이 아니라 $t=0$, 이지만 대략 $t = \tau$ (오류 발생 후 하나의 시간 상수) - 오류 이벤트 발생 후 32-160ms가 될 수 있습니다.

그리고 과도 치수 계수⁴ ($K_{td}$)

IEC 61869-2는 다음을 통해 총 플럭스 수요 배율을 정량화합니다. 과도 치수 계수:

$K_{td} = 1 + (X/R) \times \left( \frac{\omega\tau}{1 + (\omega\tau)^2} \오른쪽)$

실제 엔지니어링에서는 단순화된 보수적 표현이 널리 사용됩니다:

$K_{td} \약 1 + (X/R)$

즉,

시스템 X/R 비율	$K_{td}$ (대략적인)	피크 플럭스 대 대칭형 전용
X/R = 5	~6	6배 대칭 플럭스 수요
X/R = 10	~11	11배 대칭 플럭스 수요
X/R = 20	~21	21배 대칭 플럭스 수요
X/R = 30	~31	31배 대칭 플럭스 수요

X/R = 20 버스에서 대칭 고장 전류에 적합한 크기의 CT는 니 포인트 전압이 필요합니다. 21배 더 높음 대칭 부하 전압보다 더 높습니다. 이 승수를 무시하는 것은 보수적인 근사치가 아니라 근본적인 사양 오류입니다.

플럭스 누적 타임라인

그리고 CT 코어 포화도⁵ 는 보호 엔지니어가 내재화해야 하는 예측 가능한 패턴을 따릅니다:

• 사이클 1(0~20ms): 최대에 가까운 DC 오프셋 $\오른쪽 화살표$ 플럭스가 빠르게 축적됩니다. $\오른쪽 화살표$ 포화 가능성이 가장 높음
• 2-3주기(20-60ms): DC 감쇠 $\오른쪽 화살표$ 플럭스 축적 둔화 $\오른쪽 화살표$ 부분 채도 가능
• 사이클 4+(>60ms): DC가 실질적으로 붕괴됨 $\오른쪽 화살표$ 플럭스가 대칭 동작으로 돌아갑니다. $\오른쪽 화살표$ CT 복구

고객 스토리: 독일 바이에른의 산업 단지를 위한 66kV 계통 연결 프로젝트에 참여한 토마스(Thomas)라는 보호 엔지니어는 대칭 고장 수준인 16kA를 기준으로 ALF 20을 사용하는 클래스 P CT를 지정했습니다. 해당 버스의 시스템 X/R 비율은 25였습니다. 시운전 중 단계별 고장 테스트 결과, 첫 번째 사이클에서 CT가 포화되어 거리 계전기의 구역 1이 작동하지 않는 것으로 나타났습니다. 다음을 사용하여 다시 계산 $K_{td} = 26$ 에 따르면 필요한 니 포인트 전압이 지정된 것보다 4.3배 높았습니다. 벱토는 정확한 과도 치수를 갖춘 교체용 클래스 TPY CT를 공급했고, 보호 체계는 첫 번째 재시험에서 모든 단계별 결함 테스트를 통과했습니다. ✅

다양한 CT 코어 유형에 미치는 영향

모든 코어가 DC 자속 축적에 동일하게 반응하는 것은 아닙니다:

• 표준 실리콘 스틸(GOES) 코어: 높은 잔존율 ($K_r$ 60-80%)는 이전 이벤트의 잔류 자속이 DC 구동 자속 축적에 직접 추가됨 - 최악의 경우 포화 위험을 의미합니다.
• 니켈-철 합금 코어: 날카로운 니 포인트와 적당한 잔류 - 포화 경계는 예측 가능하지만 적절한 사이징 없이 높은 X/R 비율에서는 여전히 취약합니다.
• 나노 결정질 코어(TPZ 등급): 거의 제로에 가까운 잔존율($K_r < 10$) 및 에어 갭 설계 - DC 자속 축적을 획기적으로 줄이고 최고의 과도 성능을 제공합니다.

DC 오프셋 심각도를 계산하고 그에 따라 CT를 선택하려면 어떻게 해야 하나요?

DC 오프셋 조건에 맞는 올바른 CT 선택은 계산에 기반한 프로세스입니다. 실제 수치를 대체할 수 있는 보수적인 경험 법칙은 없습니다. 다음은 전체 단계별 프레임워크입니다. 📐

1단계: 결함 지점에서 시스템 X/R 비율 결정하기

CT가 설치될 특정 버스에서 네트워크 장애 조사를 통해 X/R 비율을 구하세요. X/R은 네트워크의 위치에 따라 크게 달라지므로 일반적인 시스템 전체 값을 사용하지 마세요:

• 발전기 터미널: X/R = 30-80(DC 상쇄 위험 최고치)
• HV 전송 버스: X/R = 20-40
• MV 배전 변전소: X/R = 10-20
• LV 산업 시스템: X/R = 5-10

2단계: 필요한 니 포인트 전압 계산하기

IEC 61869-2에 따른 전체 과도 크기 조정 공식을 적용합니다:

$V_{k_required} \geq K_{td} \times I_{f_secondary} \times (R_{ct} + R_b)$

Where:

• $K_{td} = 1 + (X/R)$ - 일시적 치수 조정 계수
• $I_{f_secondary}$ 최대 대칭 고장 전류(2차 암페어) = 최대 대칭 고장 전류(2차 암페어)
• $R_{ct}$ = CT 2차 권선 저항 $(\오메가)$
• $R_b$ = 총 연결 부하 저항 $(\오메가)$

적용 최소 20% 안전 마진 를 계산된 값보다 높게 설정할 수 있습니다:

• X/R 비율의 측정 불확도
• 이전 오류 이벤트의 잔여 플럭스
• 부담금 계산 허용 오차

3단계: 적절한 CT 정확도 등급 선택하기

보호 애플리케이션	DC 오프셋 심각도	권장 CT 클래스	잔존 요구 사항
과전류 릴레이(50/51)	낮음-중간(X/R <10)	클래스 P, ALF 20-30	지정되지 않음
과전류 릴레이(50/51)	높음(X/R >10)	계산된 클래스 PX가 있는 $V_k$	지정되지 않음
디퍼렌셜 릴레이(87T/87B)	모든	클래스 TPY 또는 TPZ	$K_r < 10$
거리 릴레이 (21)	중간-높음	클래스 TPY	$K_r < 30$
자동 재접속 체계	모든	클래스 PR 또는 TPY	$K_r < 10$
버스바 보호(87B)	높음	클래스 TPZ(에어 갭)	제로에 가까운

4단계: 환경 및 설치 조건 확인

• 실내 MV 스위치기어(≤40°C): 표준 열 등급 B 허용
• 실외 설치 또는 열대 기후(>40°C): 열 등급 F 또는 H 필요
• 해안 또는 화학 환경: IP65 인클로저, 부식 방지 단자 재질
• 높은 고도(1000m 이상) 설치: 유전체 및 열 성능에 대한 IEC 경감 계수 적용

5단계: 공장 및 현장 테스트를 통한 확인

전원을 켜기 전에 다음을 통해 DC 오프셋 성능 기능을 확인합니다:

1. 공장 승인 테스트(FAT): 자화 곡선 인증서 검토 - 측정된 $V_k$가 사양과 일치하는지 확인합니다.
2. 현장에서 2차 주입 테스트: V-I 여기 곡선 플롯 및 니 포인트 위치 확인
3. 부담 측정: 정밀 임피던스 미터로 실제 설치된 부하를 측정 - 계산된 추정치에 의존하지 마십시오.
4. 잔여 기간 확인: 클래스 TPY/TPZ CT의 경우, 테스트 인증서에서 잔류성 사양을 확인합니다.

고객 스토리: 싱가포르의 반도체 팹을 위한 22kV 산업용 변전소를 담당하는 EPC 계약업체의 조달 관리자인 Sarah는 처음에 세 곳의 공급업체로부터 CT 견적을 받았는데, 모두 클래스 TPY를 준수한다고 주장했습니다. 공장 자화 테스트 인증서를 요청했을 때, 벱토의 문서에만 표준 V-I 곡선과 함께 측정된 Ktd 검증 데이터가 포함되어 있었습니다. 다른 두 공급업체는 동등한 문서를 제출하지 못했습니다. 고객의 보호 엔지니어는 기술 증거 패키지의 완전성을 이유로 벱토의 CT만 프로젝트에 승인했습니다. 💡

DC 오프셋 포화 위험을 줄이는 설치 및 유지 관리 관행은 무엇입니까?

올바르게 지정된 CT라도 잘못된 설치 관행이나 부적절한 장애 후 유지 관리로 인해 DC 오프셋 성능이 저하될 수 있습니다. 이는 운영 수명 동안 보호 시스템의 무결성을 보호하는 현장 수준의 규율입니다.

설치 체크리스트

1. 보조 케이블 길이 최소화 - 케이블이 1미터 추가될 때마다 저항이 추가되어 필요한 무릎 지점 전압 이상의 유효 안전 마진이 직접적으로 감소합니다.
2. 전원을 공급하기 전에 극성 확인 - 역방향 P1/P2 또는 S1/S2 연결은 포화로 인한 잘못된 차동 전류를 모방하는 차동 릴레이 오작동을 유발합니다.
3. 실제 부담 측정 및 문서화 - 정밀 임피던스 브리지를 사용하여 모든 릴레이 입력, 테스트 스위치 및 터미널 접점 저항을 포함한 총 2차 회로 저항을 측정합니다.
4. 시운전 전에 자화 제거 수행 - 공장 테스트 또는 운송 자화로 인한 잔류 자속을 제거하기 위해 AC 자화를 적용합니다.
5. 기준 자화 곡선 기록 - 향후 모든 유지 관리 비교를 위한 참조로 현장에서 측정한 V-I 곡선을 유지합니다.

DC 오프셋 포화도를 악화시키는 일반적인 실수

• Ktd 승수 없이 대칭 고장 전류 적용 - MV/HV 보호 엔지니어링에서 가장 일반적이고 가장 치명적인 CT 사이징 오류
• 자동 닫기 방식에서 잔여 플럭스 축적 무시하기 - 코어가 이벤트 사이에 완전히 자기를 제거하지 않으면 연속적인 재폐쇄 시도가 있을 때마다 잔류 자속이 추가되며, 이러한 애플리케이션에는 클래스 PR 또는 TPY 코어가 필수입니다.
• 차등 보호 영역 내에서 CT 클래스 혼합하기 - 한 터미널의 클래스 PX CT를 다른 터미널의 클래스 P CT와 페어링하면 DC 오프셋 조건에서 불균등한 포화 동작이 발생하여 잘못된 차동 전류가 생성됩니다.
• 패널 수정 후 부담금 재확인 실패 - 초기 시운전 후 릴레이 입력, 테스트 플러그 또는 모니터링 장비를 추가하면 눈에 띄는 징후 없이 부담이 증가하고 DC 오프셋 성능 마진이 감소합니다.
• 장애 후 자화 건너뛰기 - 상당한 DC 오프셋이 있는 근접 고장 후 코어는 40-80%의 가용 헤드룸을 차지할 수 있는 잔류 자속을 유지합니다. 다음 고장 이벤트는 심각하게 손상된 CT에서 시작됩니다.

권장 유지보수 주기

활동	트리거	간격
자화 곡선 검증	커미셔닝 + 정기	5년마다
부담 측정	패널 수정 후	필요에 따라
코어 자화	근접 오류 이벤트 발생 후	장애 발생 후
육안 및 단말기 검사	예약된 유지 관리	연간
전체 2차 주입 테스트	주요 변전소 정전	10년마다

결론

고장 전류의 DC 오프셋은 CT 사양에서 부차적인 고려 사항이 아니라 보호 시스템 작동의 가장 중요한 기간 동안 피크 자속 수요의 주요 동인입니다. 그리고 $(1 + X/R)$ 과도 치수 계수는 일상적인 CT 크기 조정 작업을 20밀리초 만에 트립되는 릴레이와 완전히 실패하는 릴레이의 차이를 의미할 수 있는 계산으로 변환합니다. 전체 과도 자속 수요를 염두에 두고 CT를 지정하고, 측정된 자화 곡선으로 검증하고, 고속 보호가 요구하는 규율에 따라 코어를 유지하세요. DC 오프셋 계산을 올바르게 수행하면 보호 시스템이 가장 중요한 순간에 제대로 작동합니다. 🔒

고장 전류의 DC 오프셋에 대한 FAQ

1. 유도성 전력 회로에서 전류 동작을 지배하는 기본 물리적 원리를 이해합니다. ↩

2. 전력 시스템 단락 시 AC 및 DC 구성 요소의 수학적 분석을 살펴보세요. ↩

3. X/R 비율을 결정하는 방법과 과도 안정성 및 릴레이 조정에서 중요한 역할을 알아보세요. ↩

4. 과도 성능을 위한 CT 치수 측정에 대한 국제 표준에 대해 자세히 알아보세요. ↩

5. 자속 축적의 기술적 메커니즘과 자속이 CT 정확도에 미치는 영향을 검토합니다. ↩